PG娱乐单电子传输雪崩光电二极管结构及制作方法与流程
栏目:PG娱乐 发布时间:2025-05-19
  PG电子(Pocket Games Soft )全球首屈一指的电子游戏供货商[永久网址:363050.com],首位跨足线下线上电子游戏开发。PG电子,pg娱乐,PG电子试玩平台,PG电子技巧,PG电子下载,欢迎注册体验!   本发明涉及半导体器件领域,特别涉及一种单电子传输雪崩光电二极管结构及制作方法。

  PG电子(Pocket Games Soft )全球首屈一指的电子游戏供货商[永久网址:363050.com],首位跨足线下线上电子游戏开发。PG电子,pg娱乐,PG电子试玩平台,PG电子技巧,PG电子下载,欢迎注册体验!

PG娱乐单电子传输雪崩光电二极管结构及制作方法与流程

  本发明涉及半导体器件领域,特别涉及一种单电子传输雪崩光电二极管结构及制作方法。

  雪崩光电二极管(apd)器件参数中带宽、增益与过载光功率是互为抑制的物理特性,随着传输速率的不断提高,在25gb/snrz和56gb/spam4应用中,apd带宽与过载光功率的矛盾更加突出;apd发展至今,都采用吸收、渐变、电荷、倍增分离的(sagcm)结构,传统的sagcm结构无法同时满足器件高速工作时带宽与过载光功率的要求。

  目前ingaas/inp基apd结构中,载流子传输采用电子和空穴,空穴迁移率比电子迁移率低,容易在pn界面或者能带不连续处产生积累,产生空间电荷屏蔽效应,限制器件频率(速率)和饱和(过载光功率)特性。

  另外,传统台面型探测器器件侧壁采用等离子增强化学气相淀积(pecvd)生长二氧化硅(sio2)、氮化硅(sinx)或者涂覆聚酰亚胺(pi)、苯并环丁烯(bcb)进行钝化,过高的工艺温度或者较低的介质致密性会使等离子体轰击时破坏化合物半导体表面的悬挂键,造成表面态不稳定,增加漏电流,使其在实际应用中效果不佳。

  本发明要解决的技术问题是提供了一种高速率高过载光功率的单电子传输雪崩光电二极管结构及制作方法。

  进一步的,所述光电二极管结构为四层台面的同心圆结构,第一层台面为n型in0.53ga0.47as接触层的上表面,第二层台面位于n型in0.52al0.48as缓冲层的上表面,第三层台面位于非故意掺杂in0.52al0.48as倍增层的上表面,第四层台面位于p型inalgaas接触层的上表面,所述n型电极覆盖在n型in0.53ga0.47as接触层的上表面,所述p型电极覆盖在第四层台面上,在第二层台面、第三层台面和第四层台面上设有钝化层,所述钝化层的上表面与第一层台面齐平。

  步骤s102、采用光刻剥离工艺利用电子束蒸发或磁控溅射在n型in0.53ga0.47as接触层的上表面制作n型电极;

  步骤s103、采用干法刻蚀或湿法刻蚀将n型in0.53ga0.47as接触层上表面的外沿向下刻蚀至n型in0.52al0.48as缓冲层的上表面,形成第二层台面;

  步骤s104、采用干法刻蚀或湿法刻蚀将第二层台面的外沿向下刻蚀至非故意掺杂in0.52al0.48as倍增层的上表面,形成第三层台面;

  步骤s105、采用干法刻蚀或湿法刻蚀将第三层台面的外沿向下刻蚀至p型inalgaas接触层的上表面,形成第四层台面;

  步骤s106、在第二层台面、第三层台面和第四层台面上采用原子层沉积淀积三氧化二铝介质进行钝化,形成钝化层;

  步骤s107、通过光刻工艺在第四层台面上定义出光敏面、电极孔,采用光刻剥离工艺利用电子束蒸发或磁控溅射在第四层台面上制作p型电极;

  步骤s108、采用化学机械抛光的方式将p型电极和n型电极的外延片背面减薄后,解理成单元芯片。

  进一步的,所述光电二极管结构为三层台面的同心圆结构,第一层台面为p型in0.53ga0.47as接触层的上表面,第二层台面位于p型in0.53ga0.47as吸收层的上表面,第三层台面位于n型in0.52al0.48as接触层的上表面,所述p型电极覆盖在p型in0.53ga0.47as接触层的上表面,所述n型电极覆盖在第三层台面上,在所述第二层台面和第三层台面上设有钝化层。

  步骤s202、采用光刻剥离工艺利用电子束蒸发或磁控溅射在p型in0.53ga0.47as接触层的上表面制作p型电极;

  步骤s203、采用干法刻蚀或湿法刻蚀将p型in0.53ga0.47as接触层上表面的外沿向下刻蚀至p型in0.53ga0.47as吸收层上表面,形成第二层台面;

  步骤s204、采用干法刻蚀或湿法刻蚀将第二层台面的外沿向下刻蚀至n型in0.52al0.48as接触层的上表面,形成第三层台面;

  步骤s205、在第二层台面和第三层台面上采用原子层沉积淀积三氧化二铝介质进行钝化,形成钝化层;

  步骤s206、通过光刻工艺在第三层台面上定义出光敏面、电极孔,采用光刻剥离工艺利用电子束蒸发或磁控溅射在第三层台面上制作n型电极;

  步骤s207、采用化学机械抛光的方式将p型电极和n型电极的外延片背面减薄后,解理成单元芯片。

  1、将单行载流子的理念引入sagcm结构中,将ingaas吸收层设计为p型掺杂,光生空穴为多子,其以驰豫过程参与载流子传输,发生载流子迁移的只有电子,通过高迁移率的电子极大的增加了器件的频率和饱和特性;

  2、采用多层同心圆台面结构,稀释了台面侧壁电场强度,减小了表面漏电流,降低了器件暗电流,提高了可靠性;

  3、采用原子层沉积的方式淀积三氧化二铝介质层对台面进行钝化,降低了器件表面漏电流,提高了器件可靠性。

  图2为本发明单电子传输雪崩光电二极管结构一个实施例去掉钝化层后的俯视图;

  图5为本发明单电子传输雪崩光电二极管结构另一实施例去掉钝化层后的俯视图;

  在本发明的描述中,除非另有规定和限定,需要说明的是,术语“连接”应做广义理解,例如,可以是机械连接或电连接,也可以是两个元件内部的连通,可以是直接相连,也可以通过中间媒介间接相连,对于本领域的普通技术人员而言,可以根据具体情况理解上述术语的具体含义。

  所述光电二极管结构为四层台面的同心圆结构,第一层台面为n型in0.53ga0.47as接触层9的上表面,第二层台面位于n型in0.52al0.48as缓冲层8的上表面,第三层台面位于非故意掺杂in0.52al0.48as倍增层6的上表面,第四层台面位于p型inalgaas接触层2的上表面,所述n型电极10覆盖在n型in0.53ga0.47as接触层9的上表面,所述p型电极11覆盖在第四层台面上,在第二层台面、第三层台面和第四层台面上设有钝化层12。采用多层同心圆台面结构,稀释了台面侧壁电场强度,减小了表面漏电流,降低了器件暗电流,提高了可靠性。

  1018cm-3至5×1018cm-3渐变浓度掺杂。将in0.53ga0.47as吸收层3设计为p型掺杂,光生空穴为多子,其以驰豫过程参与载流子传输,发生载流子迁移的只有电子,通过高迁移率的电子极大的增加了器件的频率和饱和特性。

  如图3所示,本实施例的单电子传输雪崩光电二极管结构的制作方法包括以下步骤:

  步骤s102、采用光刻剥离工艺利用电子束蒸发或磁控溅射在n型in0.53ga0.47as接触层9的上表面制作n型电极10;

  步骤s103、采用干法刻蚀或湿法刻蚀将n型in0.53ga0.47as接触层9竖直向下刻蚀至n型in0.52al0.48as缓冲层8的上表面,形成第二层台面;

  步骤s104、采用干法刻蚀或湿法刻蚀将第二层台面竖直向下刻蚀至非故意掺杂in0.52al0.48as倍增层6的上表面,形成第三层台面;

  步骤s105、采用干法刻蚀或湿法刻蚀将第三层台面竖直向下刻蚀至p型inalgaas接触层2的上表面,形成第四层台面;

  步骤s106、在第二层台面、第三层台面和第四层台面上采用原子层沉积淀积三氧化二铝介质进行钝化,形成钝化层12,厚度为采用原子层沉积的方式淀积三氧化二铝介质层对台面进行钝化,降低了器件表面漏电流,提高了器件可靠性;

  步骤s107、通过光刻工艺在第四层台面上定义出光敏面、电极孔,采用光刻剥离工艺利用电子束蒸发或磁控溅射在第四层台面上制作p型电极11;

  步骤s108、采用化学机械抛光的方式将p型电极11和n型电极10的外延片背面减薄至100~150μm后,解理成单元芯片。

  所述干法刻蚀优选采用icp干法刻蚀或rie干法刻蚀;所述湿法刻蚀优选采用溴基溶液进行刻蚀。

  所述光电二极管结构为三层台面的同心圆结构,第一层台面为p型in0.53ga0.47as接触层20的上表面,第二层台面位于p型in0.53ga0.47as吸收层3’的上表面,第三层台面位于n型in0.52al0.48as接触层9’的上表面,所述p型电极11’覆盖在p型in0.53ga0.47as接触层20的上表面,所述n型电极10’覆盖在第三层台面上,在所述第二层台面和第三层台面上设有钝化层12’。采用多层同心圆台面结构,稀释了台面侧壁电场强度,减小了表面漏电流,降低了器件暗电流,提高了可靠性。

  所述p型in0.53ga0.47as吸收层3’的厚度为500~1500nm,掺杂元素为碳(c),掺杂浓度为0.5×1018cm-3~5×1018cm-3或者为0.5×1018cm-3至5×1018cm-3渐变浓度掺杂;将in0.53ga0.47as吸收层设计为p型掺杂,光生空穴为多子,其以驰豫过程参与载流子传输,发生载流子迁移的只有电子,通过高迁移率的电子极大的增加了器件的频率和饱和特性。

  如图6所示,本实施例的单电子传输雪崩光电二极管结构的制作方法包括以下步骤:

  步骤s202、采用光刻剥离工艺利用电子束蒸发或磁控溅射在p型in0.53ga0.47as接触层20上制作p型电极11’;

  步骤s203、采用干法刻蚀或湿法刻蚀将p型in0.53ga0.47as接触层20的外沿竖直向下刻蚀至p型in0.53ga0.47as吸收层3’的上表面,形成第二层台面;

  步骤s204、采用干法刻蚀或湿法刻蚀将第二层台面的外沿竖直向下刻蚀至n型in0.52al0.48as接触层9’的上表面,形成第三层台面;

  步骤s205、在第二层台面和第三层台面上采用原子层沉积淀积三氧化二铝介质进行钝化,形成钝化层12’,厚度为采用原子层沉积的方式淀积三氧化二铝介质层对台面进行钝化,降低了器件表面漏电流,提高了器件可靠性;

  步骤s206、通过光刻工艺在第三层台面上定义出光敏面、电极孔,采用光刻剥离工艺利用电子束蒸发或磁控溅射在第三层台面上制作n型电极10’;

  步骤s207、采用化学机械抛光的方式将p型电极11’和n型电极10’的外延片背面减薄至100~150μm后,解理成单元芯片。

  所述干法刻蚀优选采用icp干法刻蚀或rie干法刻蚀;所述湿法刻蚀优选采用溴基溶液进行刻蚀。

  以上仅为本发明的实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构,直接或间接运用在其他相关的技术领域,均同理在本发明的专利保护范围之内。