PG电子试玩平台一种电子轰击型雪崩二极管制造技术
栏目:PG娱乐 发布时间:2025-05-19
  PG电子(Pocket Games Soft )全球首屈一指的电子游戏供货商[永久网址:363050.com],首位跨足线下线上电子游戏开发。PG电子,pg娱乐,PG电子试玩平台,PG电子技巧,PG电子下载,欢迎注册体验!   当前位置:首页专利查询中国电子科技集团公司第五十五研究所专利正文   本实用

  PG电子(Pocket Games Soft )全球首屈一指的电子游戏供货商[永久网址:363050.com],首位跨足线下线上电子游戏开发。PG电子,pg娱乐,PG电子试玩平台,PG电子技巧,PG电子下载,欢迎注册体验!

PG电子试玩平台一种电子轰击型雪崩二极管制造技术

  当前位置:首页专利查询中国电子科技集团公司第五十五研究所专利正文

  本实用新型专利技术公开了一种电子轰击型雪崩二极管,其结构从下到上依次是背面电极,此电极为Ti/Pt/Au电极;衬底,此衬底为n型Si;p型Si外延层;p型Si重掺杂层;正面电极,此电极为Ti/Pt/Au电极;SiO2氧化层,此钝化层位于n型Si衬底、p型Si外延层以及p型Si重掺杂层的表面和侧面,起到钝化和降低暗电流的作用;玻璃钝化层,该层位于SiO2氧化层上,加厚SiO2氧化层并填充器件台面台阶。该种结构的雪崩二极管能够对电子实现收集并探测,同时在雪崩工作电压下,结区收集到的电子可以实现雪崩放大效应,制备工艺简便,暗电流低,可靠性高。

  本技术涉及的是一种能够探测电子并具有雪崩放大效应的电子轰击型雪崩二极管,属于光电探测与粒子探测

  光电探测领域凭借其广泛的应用前景和巨大的战略价值,目前已经成为各国大力发展的关键

  在种类众多的光电探测器中,混合型光电探测器是20世纪90年代才发展起来的一种新型光电探测器,它融合了真空光电器件与半导体光电器件的优点,同时弥补了后两类缺点与不足,广泛应用于高能物理、医疗仪器、生物检测、量子通信、天文观察以及激光测距等领域。混合型光电探测器的整管结构采用类似真空光电器件的金属-陶瓷结构,阴极采用真空器件的光电阴极,阳极采用半导体探测器,工作时光电阴极上产生的光电子经加速后轰击在半导体材料的表面,产生数千倍的增益,轰击产生的电子-空穴对被半导体探测器结区收集后实现信号输出。因此,混合型光电探测器兼具了真空器件光敏面面积大、灵敏度高、响应速度快、噪声低、增益高和半导体器件动态范围大、功耗低等优点。然而目前国内外用于光电探测的雪崩二极管均为雪崩光电二极管(AF1D),在器件结构与制作工艺上与能用于混合型光电探测器中的半导体器件有着本质的不同,传统APD表面生长有起钝化与增透作用的钝化层,因而半导体器件结区无法对阴极产生的光电子实现收集,更无法实现信号输出。

  本技术提出的是一种电子轰击型雪崩二极管,其目的在于克服现有技术所存在的上述缺陷,针对器件工作特点,采用能对电子响应的电子轰击型雪崩二极管,对阴极光电子实现收集并放大输出。本技术的技术解决方案:一种电子轰击型雪崩二极管,其特征在于:在η型Si衬底(6)上依次为ρ型Si外延层(4)、ρ型Si重掺杂层(I)、正面电极(2),Si02氧化层(5)位于ρ型Si外延层(4)和ρ型Si重掺杂层(I)的表面和侧面,玻璃钝化层(3)位于S12氧化层(5)之上,背面电极(7)位于η型Si衬底(6)的下方。本技术的优点在于:本结构的器件可实现半导体结区对入射电子的收集,同时器件工作在雪崩电压下,可实现对结区收集电子的雪崩放大,制备工艺简便,暗电流低,可靠性高,克服了传统雪崩光电二极管无法实现电子探测的缺点,可用于混合型光电探测器的制备及入射信号为电子的直接探测。【附图说明】图1是一种电子轰击型雪崩二极管的结构示意图。【具体实施方式】如图1所示,一种电子轰击型雪崩二极管,其特征在于:在η型Si衬底(6)上依次为ρ型Si外延层(4)、ρ型Si重掺杂层(I)、正面电极(2),Si02氧化层(5)位于ρ型Si外延层(4)和ρ型Si重掺杂层(I)的表面和侧面,玻璃钝化层(3)位于S12氧化层(5)之上,背面电极(7)位于η型Si衬底(6)的下方。所述η型Si衬底(6),电子浓度为I X 118Cnf3至I X 119Cnf3,厚度为200μ??; 所述ρ型Si外延层(4),掺杂浓度为I X 114Cnf3至I X 1015cm—3,厚度为1(Κ30μπι;所述ρ型Si重掺杂层(I),采用热扩散或离子注入,掺杂浓度为5X 118Cnf3至5 X1019cm—3,厚度为0.5?1.Ομπι,用于电子轰击的表面无钝化层覆盖;所述正面电极(2),为Ti/Pt/Au电极,形状为环形电极,采用溅射方法制作在ρ型Si重掺杂层(I)上; 所述Si02氧化层(5),采用热氧化方法生长,厚度为200?500nm,该氧化层用于钝化η型Si衬底(6)、p型Si外延层(4)及ρ型Si重掺杂层(I)的表面与侧面、降低暗电流;所述玻璃钝化层(3),厚度为10?30μπι,该钝化层用于加厚S12氧化层并填充器件台面台阶。实施例1:电子轰击型雪崩二极管的制作方法,包括步骤1:在电子浓度I X 118Cnf3的η型Si衬底(6)外延生长ρ型Si外延层(4),外延层掺杂浓度为I X 114Cnf3,外延厚度为ΙΟμ??。步骤2:晶片清洗,进行煮王水处理,去离子水冲洗,离心甩干;步骤3:进行第一步光刻,光刻出待刻蚀的图形; 步骤4:采用ICP刻蚀方法,刻蚀出器件台面,刻蚀深度15μπι;步骤5:进行第二次光刻,光刻出待生长钝化膜的图形;步骤6:采用掺氯氧化的方法在η型Si衬底(6)、ρ型Si外延层(4)及ρ型Si重掺杂层(I)的表面与侧面生长一层S12氧化层(5 ),氧化层厚度200nm;步骤7:进行第三次光刻,光刻出待扩散掺杂的图形;步骤8:采用热扩散方法进行掺杂,掺杂浓度为5 X 1018cm—3,扩散浓度为0.5μηι;步骤9:进行第四次光刻,光刻出待玻璃钝化的图形;步骤10:采用高温烧结的方法在S12氧化层(5)上生长一层玻璃钝化层(3),厚度为 16μηι;步骤11:进行第五次光刻,光刻欧姆接触电极孔;步骤12:采用溅射法在ρ型Si重掺杂层(I)表面依次生长Ti/Pt/Au环形电极,作为正面电极(2);步骤13:采用机械减薄的方法将η型S i衬底(6 )减薄至200μπι左右;步骤14:晶片清洗,将减薄后的晶片依次用乙醇、丙酮、去离子水、乙醇超声清洗;步骤15:采用溅射法在η型Si衬底(6)背面依次生长Ti/Pt/Au环形电极,作为背面电极(7);步骤16:晶片划片、焊接、封装及测试。实施例2:电子轰击型雪崩二极管的制作方法,包括步骤1:在电子浓度I X 1019cm—3的η型Si衬底(6)外延生长ρ型Si外延层(4),外延层掺杂浓度为I X 115Cnf3,外延厚度为30μπι;步骤2:晶片清洗,进行煮王水处理,去离子水冲洗,离心甩干;步骤3:进行第一步光刻,光刻出待刻蚀的图形;步骤4:采用ICP刻蚀方法,刻蚀出器件台面,刻蚀深度35μπι;步骤5:进行第二次光刻,光刻出待生长钝化膜的图形;步骤6:采用掺氯氧化的方法在η型Si衬底(6)、ρ型Si外延层(4)及ρ型Si重掺杂层(I)的表面与侧面生长一层Si02氧化层(5),氧化层厚度500nm;步骤7:进行第三次光刻,光刻出待扩散掺杂的图形;步骤8:采用热扩散方法进行掺杂,掺杂浓度为5 X 1019cm—3,扩散浓度为1.Ομπι;步骤9:进行第四次光刻,光刻出待玻璃钝化的图形;步骤10:采用高温烧结的方法在S12氧化层(5)上生长一层玻璃钝化层(3),厚度为 36μηι;步骤11:进行第五次光刻,光刻欧姆接触电极孔;步骤12:采用溅射法在ρ型Si重掺杂层(I)表面依次生长Ti/Pt/Au环形电极,作为正面电极(2);步骤13:采用机械减薄的方法将η型Si衬底(6 )减薄至200μπι左右;步骤14:晶片清洗,将减薄后的晶片依次用乙醇、丙酮、去离子水、乙醇超声清洗;步骤15:采用溅射法在η型Si衬底(6)背面依次生长Ti/Pt/Au环形电极,作为背面电极(7);步骤16:晶片划片、焊接、封装及测试。实施例3:电子轰击型雪崩二极管的制作方法,包括步骤1:在电子浓度5 X 1018cm—3的η型Si衬底(6)外延生长ρ型Si外延层(4),外延层掺杂浓度为5 X 114Cnf3,外延厚度为20μπι;步骤2:晶片清洗,进行煮王水处理,去离子水冲洗,离心甩干;步骤3:进行第一步光刻,光刻出待刻蚀的图形;步骤4:采用ICP刻蚀方法,刻蚀出器件台面,刻蚀深度25μπι;步骤5:进行第二次光刻,光刻出待生

  一种电子轰击型雪崩二极管,其特征在于:在n型Si衬底(6)上依次为p型Si外延层(4)、p型Si重掺杂层(1)、正面电极(2),SiO2氧化层(5)位于p型Si外延层(4)和p型Si重掺杂层(1)的表面和侧面,玻璃钝化层(3)位于SiO2氧化层(5)之上,背面电极(7)位于n型Si衬底(6)的下方。

  技术研发人员:徐鹏霄王霄周剑明唐家业王旺平戴丽英唐光华赵文锦钟伟俊汪述猛,